Puces IA : l'emballage avancé devient stratégique

Selon les estimations du cabinet d'études Yole Group, relayées par Reuters, les investissements dans le packaging avancé des puces devraient atteindre 28 milliards de dollars d'ici 2026. Le cabinet prévoit que les revenus du packaging avancé dépasseront ceux des approches traditionnelles dès 2026, portés par la forte hausse de la demande en processeurs destinés aux charges de travail liées à l'intelligence artificielle.

La conséquence est claire : l'explosion de la demande en matériel de calcul pour l'IA a redirigé des milliards de dollars vers le packaging avancé, transformant une étape jusque-là négligée de la production de semi-conducteurs en un goulot d'étranglement critique pour les capacités industrielles. Les limites de capacité des sites existants ont poussé de grands clients, comme Nvidia et AMD, à diversifier leurs chaînes d'approvisionnement auprès de partenaires taïwanais.

Qui développe les capacités de production

TSMC reste le leader des technologies de packaging les plus avancées, notamment CoWoS, une architecture qui place différents composants en silicium, tels que les processeurs et la mémoire, sur un même substrat afin de permettre des échanges de données à très haut débit. Reuters rapporte que TSMC a atteint la capacité maximale de ses usines, poussant Nvidia à engager des milliards de dollars pour développer des lignes CoWoS chez SPIL, une filiale d'ASE Technology.

Powertech Technology cherche également à gagner des parts de marché. L'entreprise prévoit de mettre en place une ligne de production commune avec Broadcom à Singapour, dont le démarrage est prévu en 2028, et a annoncé un investissement de 400 millions de dollars pour soutenir une approche de packaging sur panneau. « Tout le monde cherche une solution en dehors de TSMC. Ils ne veulent pas dépendre entièrement de TSMC », a déclaré D.K. Tsai, président de Powertech Technology. Jim Lin, vice-président senior de Powertech Technology, a ajouté : « Le principal problème à l'heure actuelle est la capacité. »

L'ancien directeur général d'Intel, Pat Gelsinger, a commenté ce recentrage sur le packaging : « Le packaging était toujours la chose dont personne ne se préoccupait. » Gelsinger estime que le packaging avancé pourrait à terme représenter jusqu'à la moitié de la valeur d'un produit semi-conducteur, soulignant que les processeurs modernes peuvent intégrer jusqu'à 10, voire 20 composants distincts en silicium.

La directrice générale d'AMD a déclaré : « Je pense que CoWoS et le packaging avancé pour le calcul haute performance seront très importants pour nous à l'avenir. TSMC a été un partenaire exceptionnel dans le packaging avancé et nous continuerons à travailler étroitement ensemble. Oui, dans l'ensemble, nous avons besoin de davantage de capacités. »

L'expansion de cette infrastructure a également attiré les fabricants d'équipements destinés à la production de semi-conducteurs. Des fournisseurs comme Tokyo Electron et Applied Materials développent des outils spécialisés à plus grande échelle afin de répondre aux besoins de la production de packaging avancé.