Intel accélère dans les ASIC, le packaging et la mémoire

Intel se réorganise pour devenir un fournisseur de référence auprès des fabricants de puces sur mesure. Le groupe allège sa bureaucratie interne, explore de nouvelles catégories de produits sur des nœuds de gravure avancés et cible le marché en pleine croissance des ASIC. Parallèlement, il fait progresser ses technologies de packaging et de mémoire, tout en recrutant des dirigeants chevronnés afin d'accélérer ces initiatives.

Évolutions de la direction et stratégie ASIC

Intel a recruté Din Jarnak, ancien dirigeant de Marvell, dans le cadre d'une offensive plus large dans la conception d'ASIC et les services de silicium sur mesure menée sous la direction du PDG Lip-Bu Tan. Selon l'analyste Jack Gold, Intel a probablement nommé Jarnak afin de décrocher les contrats nécessaires pour renforcer sa présence sur le marché des ASIC.

Gold a ajouté : « Marvell conçoit des puces. J'en déduis donc que Jarnak maîtrise bien le processus, notamment les différences entre une entreprise de conception de puces et une société comme Intel, qui conçoit et fabrique elle-même ses propres puces. »

Le marché des ASIC est devenu très concurrentiel ces dernières années, les acteurs du cloud et de l'IA s'associant à des fournisseurs de silicium établis. Parmi les collaborations signalées figurent :

• Google conçoit des puces TPU avec Broadcom, Marvell et MediaTek.
• Amazon développe les puces Trainium avec Marvell.
• Microsoft conçoit les accélérateurs d'IA Maia avec OpenAI, Marvell et Broadcom.
• OpenAI a dévoilé l'accélérateur Jalapeno avec Broadcom.
• Anthropic développerait un ASIC avec Broadcom et Samsung.

Intel a déjà annoncé certains succès dans ce domaine. En juillet, l'entreprise a fait état d'un accord visant à concevoir et fabriquer un processeur de sécurité de nouvelle génération pour Fortinet, destiné aux pare-feu à haut débit et aux infrastructures de cybersécurité. En juillet, le directeur financier David Zinsner a déclaré aux investisseurs que l'activité ASIC d'Intel affichait un rythme annualisé proche de 2 milliards de dollars et pourrait atteindre environ 4 milliards de dollars dans un avenir relativement proche.

Packaging Foveros et opportunité potentielle avec Nvidia

Des informations publiées aujourd'hui indiquent que Nvidia pourrait utiliser la technologie de packaging avancé Foveros d'Intel en 2028. Si elle se concrétise, cette évolution représenterait une importante opportunité commerciale pour Intel. Foveros permet un véritable empilement tridimensionnel de puces actives. Les puces peuvent être placées face à face ou dos à dos, directement sur une puce de base ou une couche d'interposeur. Cette approche offre une très forte densité d'interconnexion et des chemins de signal verticaux plus courts, réduisant ainsi la latence. Le procédé repose sur une liaison hybride cuivre à cuivre.

Foveros se présente comme une évolution par rapport à l'approche EMIB d'Intel. EMIB relie plusieurs chiplets de silicium plus petits au sein d'un boîtier, à l'aide de petits ponts de silicium intégrés au substrat organique du boîtier. Les interconnexions à haute densité sont concentrées aux endroits où les chiplets rejoignent le pont de silicium. EMIB-T fait évoluer ce concept en intégrant directement des vias traversant le silicium, ou TSV, dans les ponts de silicium. Ces voies verticales permettent à l'alimentation et aux signaux à haute vitesse de remonter depuis le bas du boîtier, à travers le pont de silicium, jusqu'aux processeurs ou à la mémoire des couches supérieures, rendant possible l'empilement tridimensionnel de puces.

Recherche sur la mémoire et recrutements de dirigeants

Intel progresse également discrètement dans les technologies de mémoire, en travaillant sur des projets tels que XBM et Z-Angle Memory, ou ZAM. ZAM est présentée comme une architecture de DRAM empilée en 3D qui remplace les vias traversant le silicium conventionnels par des connexions inclinées ou angulaires. Cette géométrie crée une colonne thermique centrale qui facilite la dissipation de la chaleur, utilise une liaison hybride cuivre à cuivre et élimine les condensateurs traditionnels afin d'augmenter la densité.

Lors de sa récente réunion financière, Intel a spécifiquement mentionné le recrutement de Sho-Chi Li, ancien PDG de SK hynix, ce qui laisse entendre que les ambitions du groupe dans la mémoire pourraient s'inscrire dans un plan plus vaste visant à développer ses activités avancées et à renforcer ses capacités de fabrication. Le PDG Lip-Bu Tan a régulièrement privilégié le recrutement de dirigeants externes expérimentés à des postes clés, afin de s'éloigner du modèle traditionnel de promotion interne d'Intel et d'accélérer la transformation de l'organisation.