Une couche d'aluminium si fine qu'elle change tout

Imaginez une couche de canal si mince qu'elle se mesure en fractions d'un nanomètre. De minuscules variations à cette échelle déterminent si le transistor fonctionnera ou se bloquera. TSMC, en collaboration avec la NYCU de Taïwan, n'a pas cherché de nouveaux matériaux exotiques. Ils ont plutôt reconfiguré la chimie de surface du transistor.

Pourquoi une couche d'aluminium ultra-mince change la donne

Les puces modernes intègrent des milliards de transistors en utilisant des conceptions 3D comme les FinFET et les gate-all-around FET. Ces architectures augmentent la surface de contact de la grille en l'enveloppant autour d'un canal surélevé. L'astuce fonctionne, jusqu'à ce que le canal devienne extrêmement fin. À mesure que les canaux se réduisent vers 3 à 5 nanomètres, le contrôle de la grille s'affaiblit. En dessous d'environ 3 nanomètres, les électrons commencent à interagir avec les matériaux de la grille d'une manière qui augmente la résistance et les fuites de courant.

C'est là que des semi-conducteurs bidimensionnels monocouches comme le disulfure de molybdène (MoS2) paraissent attractifs. Avec environ 0,7 nanomètre d'épaisseur, un canal en MoS2 promet un bien meilleur contrôle électrostatique et des fuites réduites, permettant aux fabricants de viser des empilements de grille sub-1 nm et des longueurs de canal ultra-courtes. Mais ultra-mince rime avec très exigeant. Tenter de déposer un diélectrique de grille de la façon traditionnelle donne une couche rugueuse et incomplète qui compromet les performances.

TSMC et la NYCU ont renversé le problème. Au lieu d'inventer un nouveau diélectrique ou d'imposer une chimie de dépôt agressive sur le MoS2, ils ont d'abord modifié la surface du canal. L'équipe a déposé une monocouche d'aluminium épitaxiée sur le MoS2 et l'a laissée oxyder pour former un oxyde d'aluminium uniforme de seulement 0,42 nanomètre d'épaisseur. Sur ce tampon microscopiquement mince, ils ont placé un diélectrique à haut-k en oxyde d'hafnium.

Le résultat : une interface de grille remarquablement lisse qui maîtrise les fuites et affine le contrôle du flux électronique. Lors des essais, l'empilement avec surface modifiée a offert un contrôle de la grille et une résistance réduite comparables à ceux d'un diélectrique d'environ 1 nanomètre, tout en conservant les avantages d'un canal en MoS2.

Les avantages sont évidents, mais des questions pratiques subsistent. La production à grande échelle exige toujours une épitaxie reproductible et propre ainsi qu'une intégration dans les processus d'arrière-plan. Néanmoins, cette approche évite beaucoup des compromis liés aux matériaux auxquels les fabricants de puces sont confrontés et offre une voie pragmatique vers des dispositifs logiques plus denses et plus rapides.

Cette ingénierie de surface pourrait constituer le pont pratique vers des transistors sub-1nm produits en masse et ouvrir un nouveau chapitre de la réduction à l'échelle des semi-conducteurs.