Samsung réinvente la mémoire: BV-NAND, zHBM, zNAND pour l'IA

Dans un hall animé de Santa Clara, Samsung a discrètement levé le rideau sur du matériel qui ressemble moins à une évolution progressive et davantage à une petite révolution. Des ingénieurs se pressaient autour de vitrines. Des cartes ont été échangées. La conclusion était nette : la mémoire change de forme.

Le titre : BV-NAND V10. Il s'agit de V-NAND assemblé poussé à un nouvel extrême, avec plus de 400 couches empilées construites grâce aux techniques avancées d'assemblage de Samsung. Le résultat n'est pas qu'une pile de silicium plus haute. Il offre environ 58% de densité en plus par rapport à la génération précédente, et ce surplus d'espace vertical se traduit directement par des lectures plus rapides, des écritures accélérées, une meilleure E/S et des économies d'énergie mesurables. En bref : une mémoire plus dense qui consomme moins tout en transférant les données plus vite.

Empilez et réduisez la distance

Imaginez maintenant une mémoire littéralement posée au-dessus du processeur. Étrange ? Puissant. Samsung appelle cela zHBM. Le procédé reprend le principe d'assemblage de plaquettes et l'applique à la mémoire à haute bande passante, redessinant la relation physique entre la DRAM et l'accélérateur. Plutôt que d'être un voisin sur la même carte, le zHBM est empilé au-dessus des accélérateurs IA, réduisant drastiquement la distance parcourue par les données. La latence diminue. La vitesse augmente. La consommation baisse.

Samsung affirme que zHBM peut offrir environ huit fois les performances de la future norme HBM5 tout en proposant près de dix fois la densité mémoire et environ trois fois l'efficacité énergétique. Ce sont de grandes promesses. Elles reposent sur deux éléments : une intégration verticale extrêmement serrée et l'expertise de l'entreprise en assemblage de plaquettes. Si les systèmes réels confirment ces chiffres, zHBM pourrait redéfinir l'architecture des centres de données et des baies IA.

Samsung a également montré ses progrès sur la HBM conforme aux standards de l'industrie : des échantillons HBM4E ont déjà été livrés aux clients, et la société a présenté la HBM5 comme la prochaine référence pour la mémoire à haute bande passante. Mais le zHBM est positionné comme l'option la plus rapide, compacte et économe en énergie pour les charges de travail à grande échelle.

Toute avancée ne vise pas uniquement le cloud. Voici le zNAND-O, une flash de nouvelle génération dérivée des méthodes V-NAND mais optimisée pour l'IA en périphérie. Samsung développe des versions 4 et 8 couches qui promettent une meilleure compacité, des performances E/S supérieures et une latence plus faible que le NAND conventionnel. Pensez au zNAND-O comme à un cache local et efficace pour l'inférence IA près de l'utilisateur, tandis que le zHBM reste dédié aux travaux lourds de formation et aux grosses inférences dans le cloud.

Il y avait une autre nouveauté intéressante : le LPDDR5X-PIM. Il s'agit du premier LPDDR de l'industrie intégrant des fonctions Processing-In-Memory, réalisant certains calculs à l'intérieur de la mémoire avant que les données ne soient déplacées. L'effet est simple : moins de transferts de données aller-retour, une bande passante effective plus élevée et de meilleurs chiffres énergétiques. Dans les charges où les transformations simples ou les réductions dominent, le PIM peut lever des goulots d'étranglement sans réformer entièrement la pile logicielle.

La keynote du matin a cadré la stratégie. Jin-Yub Lee, vice-président exécutif et responsable des produits & technologies Flash, accompagné de Kyungryun Kim, vice-président et chef de projet de l'équipe de conception DRAM, ont dessiné la vision de Samsung : considérer la mémoire comme un élément actif du système, pas seulement comme un stockage passif. Ils ont soutenu que l'empilement et l'assemblage seront les leviers pour extraire davantage de performances et d'efficacité des systèmes IA.

Où cela nous laisse-t-il ? Samsung a montré une boîte à outils : du flash plus dense pour le stockage, des variantes HBM empilées pour les calculs gourmands en bande passante, du NAND compact pour l'IA en périphérie et de la RAM capable d'effectuer des calculs. Chaque élément compte. Mis ensemble, ils laissent entrevoir un avenir où la conception de la mémoire joue le rôle central pour maîtriser l'appétit en ressources de l'IA.