Huawei introduit la loi Tau pour le scaling des puces

Imaginez le progrès des transistors mesuré par une horloge plutôt que par une règle. C'était le refrain à Shanghai cette semaine, lorsque Huawei a profité de sa conférence d'ouverture à l'ISCAS pour esquisser un avenir où les puces évoluent selon une chronologie plutôt que uniquement par la géométrie.

Après des décennies où la loi de Moore guidait le rythme de la réduction des transistors, l'industrie est butée contre des murs tenaces : la physique, le coût et les rendements décroissants. Huawei soutient que ces obstacles peuvent être contournés en changeant l'unité de mesure. Voici la loi de scaling Tau (τ), une formulation centrée sur le temps qui reconfigure la façon dont les gains de performance sont quantifiés et recherchés.

Cela paraît audacieux. Et ça l'est. Mais Huawei n'a pas présenté que de la théorie. Des dirigeants ont déclaré que la société a déjà produit en masse 381 puces conçues selon les principes Tau, couvrant diverses applications industrielles. Cette affirmation fait passer le débat de la spéculation à la pratique d'ingénierie et soulève la question évidente : un nouveau paradigme de mise à l'échelle peut-il faire progresser l'ensemble de l'écosystème ?

Une partie de la réponse de Huawei réside dans une approche de conception interne qu'elle appelle LogicFolding. Au cœur de LogicFolding se trouve la compression des délais de propagation des signaux et un empaquetage de la logique plus efficace sans s'appuyer uniquement sur la réduction géométrique. Le résultat, selon les ingénieurs de Huawei, est une densité de transistors effective plus élevée et des chemins de signal plus rapides, des bénéfices qui se répercutent à travers les circuits, les systèmes complets et les puces spécialisées.

Le lancement commercial n'attendra pas une décennie. Huawei affirme que les puces Kirin de prochaine génération prévues pour 2026 seront les premières à utiliser LogicFolding. L'entreprise s'attend à ce que ces conceptions atteignent les consommateurs cet automne, un calendrier qui permettra au marché de tester si Tau et LogicFolding offrent des avantages concrets par rapport aux approches en place.

Huawei projette qu'en 2031 ses puces haut de gamme atteindront des densités de transistors équivalentes à des nœuds de 1,4 nm. Cette déclaration est provocante : elle relie une loi de scaling abstraite à un objectif de fabrication concret. Si elle est validée, cela marquerait une étape majeure dans la façon dont l'industrie définit le progrès des nœuds, pas seulement en nanomètres sur un graphique mais par des gains effectifs de performance et de temporisation.

Des obstacles pratiques subsistent, et Huawei ne les a pas occultés. Les partenaires de fabrication, les outils de lithographie, la science des matériaux et les flux de travail EDA doivent s'adapter. Aucune entreprise ne peut refondre l'écosystème du jour au lendemain. C'est pourquoi Huawei a insisté sur le vocabulaire de la collaboration pendant la présentation, appelant à l'ouverture et à la coopération intersectorielle pour négocier la prochaine phase d'innovation en semiconducteurs.

L'industrie échangera-t-elle la règle contre l'horloge ? Surveillez les lancements des Kirin cet automne et les articles techniques à suivre. Ces livrables en diront plus que les slogans, et ils pourraient bien orienter la discussion sur ce que la « mise à l'échelle » devrait réellement signifier dans les années à venir.